極薄絕緣層與二維 (2D) 半導(dǎo)體的有效集成，可以制造出厚度低于 1 納米、電容可與 SiO2媲美的 2D 晶體管。這些晶體管反過來可以幫助提高電子設(shè)備的性能并降低功耗。
中國南開大學(xué)的研究人員最近介紹了一種合成單晶金屬納米片的新方法，這種納米片可以輕松轉(zhuǎn)移到二維基板上?！蹲匀浑娮訉W(xué)》雜志上的一篇論文概述了這種方法，該方法已成功用于沉積基于 Al2O3或 HfO2的 2 納米厚電介質(zhì)，用于高性能頂柵晶體管。
論文通訊作者吳金雄告訴 Tech Xplore：“我們一開始的目標(biāo)是開發(fā)2D Cu2 O 的化學(xué)氣相沉積(CVD) 合成策略，這是一種p型高遷移率 2D 半導(dǎo)體。”
“然而，我們使用 CuCl 和 Bi2O3作為反應(yīng)前體，得到的卻是單質(zhì) Cu 金屬。此外，通過改變金屬氯化物的類型，我們還可以得到其他二維金屬，例如 Pd 和 Au。”
在查閱先前的文獻(xiàn)時(shí)，吳和他的同事發(fā)現(xiàn)，基于 Pd 和 Au 的二維金屬尚未使用 CVD 合成，而 CVD 是一種常用于在基底上生產(chǎn)薄膜或材料的工藝。有趣的是，他們還意識(shí)到幾乎所有的二維金屬納米片都具有原子級(jí)平坦的表面，并且可以在基底上垂直生長。
“我一直在問自己和我的學(xué)生‘我們能用這些知識(shí)做什么?’”吳說。“就在我們準(zhǔn)備放棄這個(gè)項(xiàng)目的時(shí)候，鰭片場(chǎng)效應(yīng)晶體管的配置給了我啟發(fā)。
“如果我們能夠?qū)⒋怪鄙L的二維金屬與原子層沉積(ALD)電介質(zhì)結(jié)合在一起，就可以避免ALD技術(shù)與二維半導(dǎo)體之間的兼容性問題，以及在超薄電介質(zhì)上沉積頂柵電極的破壞性步驟，為制造具有亞納米電容等效厚度的二維場(chǎng)效應(yīng)晶體管(FET)提供了一條途徑。”
為了整合金屬納米片和介電材料，吳和他的學(xué)生直接在垂直生長的二維金屬上沉積了原子級(jí)薄而平坦的介電材料，即 Al2O3和 HfO2。與通常用作晶體管通道半導(dǎo)體的二維過渡金屬硫化物二硫化鉬 (MoS2) 不同，二維金屬具有與 ALD 技術(shù)兼容的表面。在 ALD 生長之后，可以使用形成范德華界面的一步法將金屬/氧化物堆棧與二維半導(dǎo)體集成。
該研究團(tuán)隊(duì)最近的研究介紹了一種基于二維金屬和原子層沉積電介質(zhì)制造二維晶體管的極具前景的方法。他們提出的策略需要使用超光滑垂直二維金屬來實(shí)現(xiàn)超薄高κ氧化物的高質(zhì)量 ALD 生長，以及隨后的金屬/氧化物堆棧的一步范德華集成。
標(biāo)簽：
免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！