美國國家標準與技術(shù)研究院 (NIST) 的研究人員及其合作者設(shè)計并測試了一種新的、高度靈敏的檢測和計數(shù)晶體管缺陷的方法——這是半導體行業(yè)在為下一代開發(fā)新材料時迫切關(guān)注的問題。設(shè)備。這些缺陷會限制晶體管和電路的性能，并會影響產(chǎn)品的可靠性。
對于大多數(shù)用途，典型的晶體管基本上是一個開關(guān)。當它打開時，電流從半導體的一側(cè)流向另一側(cè);關(guān)閉它會停止電流。這些動作分別創(chuàng)建了數(shù)字信息的二進制 1 和 0。
晶體管的性能關(guān)鍵取決于指定電流量的可靠程度。晶體管材料中的缺陷，例如不需要的“雜質(zhì)”區(qū)域或斷裂的化學鍵，會中斷和破壞流動。這些缺陷可能會在設(shè)備運行時立即顯現(xiàn)或在一段時間內(nèi)顯現(xiàn)出來。
多年來，科學家們已經(jīng)找到了多種方法來對這些影響進行分類和最小化。
但隨著晶體管尺寸變得幾乎難以想象且開關(guān)速度非常高，缺陷變得更難識別。對于一些正在開發(fā)的有前途的半導體材料——例如碳化硅 (SiC) 而不是單獨用于新型高能、高溫設(shè)備的硅 (Si)——還沒有簡單直接的方法來詳細表征缺陷。
NIST 的 James Ashton 說：“我們開發(fā)的方法適用于傳統(tǒng)的 Si 和 SiC，這使我們第一次不僅可以通過簡單的直流測量來識別給定空間中的缺陷類型，還可以識別缺陷的數(shù)量。”與 NIST 和賓夕法尼亞州立大學的同事進行的研究。他們于 10 月 6 日在《應(yīng)用物理學雜志》上發(fā)表了他們的結(jié)果。該研究側(cè)重于晶體管中兩種電荷載流子之間的相互作用：帶負電的電子和帶正電的“空穴”，即局部原子結(jié)構(gòu)中缺少電子的空間。
當晶體管正常工作時，特定的電子電流會沿著所需的路徑流動。(空穴也可以形成電流。這項研究探索了電子電流，這是最常見的排列方式。)如果電流遇到缺陷，電子會被捕獲或移位，然后可以與空穴結(jié)合形成電中性區(qū)域，這個過程稱為重組。
每次復合都會從電流中移除一個電子。多種缺陷會導致電流損失，從而導致故障。目標是確定缺陷的位置、它們的具體影響，以及理想情況下的缺陷數(shù)量。
“我們希望為制造商提供一種在測試不同新材料時識別和量化缺陷的方法，”NIST 的合著者 Jason Ryan 說。“我們通過創(chuàng)建一個缺陷檢測技術(shù)的物理模型來做到這一點，該技術(shù)已被廣泛使用，但直到現(xiàn)在還知之甚少。然后我們進行了原理驗證實驗，證實了我們的模型。”
在經(jīng)典的金屬氧化物半導體設(shè)計中(見圖)，稱為柵極的金屬電極放置在薄絕緣二氧化硅層的頂部。在該界面下方是半導體的塊體。
標簽：
免責聲明：本文由用戶上傳，如有侵權(quán)請聯(lián)系刪除！